



04



21



2520 sp


نظري

كلية الهندسة المعلوماتية

السنة الثانية

دارات المنطق التركيبي

د.أدهم المعاز




RB Informatics; 29/10/2025

الدارات المنطقية


سنتعلم في هذه المحاضرة:

- إجرائية التحليل و إجرائية التصميم
- دارة مبدل الترميز
- الجامع النصفى
- الجامع الكامل
- الجامع الثنائى و الطارح الثنائى
- دارة جامع طارح لأربع خانات
- الجامع العشري المرمز ثنائياً
- الضارب الثنائى
- مقارن المقدار
- مفككات الترميز
- المرمزات
- المجمعات
- البوابات ثلاثية الحالة
- تصميم دارة قيادة وحدة الإظهار ذات السبع قطع



مقدمة:

- تقسم الدارات المنطقية للنظم الرقمية إلى قسمين: 1- تركيبية combinational 2- تتابعية sequential
 - تتكون الدارات التركيبية من بوابات منطقية تتحدد قيم مخرجها في أي لحظة من تركيبية المداخل في تلك اللحظة.
 - و تنفذ الدارة التركيبية العملية التي يمكن تعريفها منطقياً بواسطة مجموعة توابع بوليانية Boolean functions .
 - تتألف الدارة التركيبية من مجموعة من متحولات الدخل input variables و مجموعة من البوابات المنطقية logic gates و متحولات الخرج output variables .
 - تقبل البوابات المنطقية الإشارة من المداخل و تولد إشارات في المخرج.
 - تحول هذه العملية المعلومات الثنائية من المعطيات binary information الموجودة على المداخل إلى معطيات مطلوبة في الخارج.
- يبين الشكل التالي مخططاً صندوقياً لدارة تركيبية:



مقارنة سريعة بين الدارات المنطقية التركيبية و التتابعية:

التركيبية	التتابعية
حالة الخرج تتعلق فقط بحالة الدخل و ليس لها علاقة بالحالة الراهنة للبوابات الموجودة داخل الدارة	حالة الخرج تتعلق بمعلومات الدخل + المعلومات الراهنة للدارة.
لا يوجد فيه ممرات تغذية عكسية أو خلفية من الخرج للدخل feedback	يوجد ممرات تغذية عكسية feedback

إجرائية التحليل Analysis Procedure

- يتطلب تحليل الدارة التركيبية " تحديد التابع الذي تحققه الدارة".
 - تبدأ هذه العملية من مخطط منطقي معطى و تنتهي بمجموعة من التوابع البوليانية و جدول الحقيقة أو إيضاحاً لعمل الدارة.
 - مخطط الدارة التركيبية يكون فيه بوابات " ولا توجد فيه ممرات تغذية خلفية feedback paths أو عناصر ذاكرة memory elements .
- ممر حلقة التغذية الخلفية :** هو وصلة تصل خرج إحدى البوابات بدخل بوابة أخرى تكون جزءاً من دخل البوابة الأولى.
- باختصار ماذا يعني التحليل؟!**
- عندما يكون لدي دائرة معينة فيها مخطط منطقي معين، و أريد تحليل هذه الدارة واستنتاج جدول الحقيقة و عمل إيضاح للدارة بشكل سليم ومعرفة ماهو الدخل و ماهو الخرج.

إجرائية التصميم Design Procedure

- تبدأ عملية تصميم الدارات التركيبية من وصف المسألة و تنتهي بالمخطط المنطقي للدارة أو بمجموعة التوابع البوليانية التي يمكن الحصول منها على المخطط المنطقي.
- تتضمن الإجرائية الخطوات التالية:
1. المعاينة بالاعتماد على مواصفات الدارة circuit specification عدد المداخل و المخرجات المطلوبة و تخصيص رمزاً لكل منها.
 2. استنتاج جدول الحقيقة الذي يحدد العلاقة بين مداخل و مخرجات الدارة.
 3. إيجاد التوابع البوليانية المبسطة لكل خرج كتابع لمتحولات الدخل.
 4. رسم المخطط المنطقي للدارة و التحقق من صحة التصميم.
- و باختصار التصميم يعني:**
- مُصمم مشروع يطلب دائرة منطقية تعمل بالشكل (____) و بداخلها (____) و شروط عملها (____) "يعني ذلك وضع مجموعة من الشروط و بدأ منها"

ملاحظة: التحليل و التصميم عمليات متعاكسة.

الجامع النصفى (half adder)

يطلق على الدارة التركيبية التي تنفذ جمع خانتين جامعاً نصفياً (half adder)


جدول الحقيقة:

المضاف	المضاف إليه	المجموع	المنقول
x	y	sum	carry
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

$$S = x\bar{y} + \bar{x}y$$

$$C = xy$$


التابع البولياني للمجموع و المنقول:



$$S = x \oplus y$$

$$C = xy$$

(ب)



$$S = x\bar{y} + \bar{x}y$$

$$C = xy$$

(i)

ملاحظة :

في (أ) يوجد ثلاثة عناصر تم الاستعاضة عنهم في (ب) بعنصر واحد باستخدام XOR وذلك لتوفير الزمن بدل من التأخير الزمني و عدم صرف طاقة أو تكلفة.

الجامع الكامل أو الجامع التام (full adder)

تدعى الدارة التي تنفذ عملية جمع ثلاثة خانات (خانتين ذوي دلالة و منقول من مرتبة سابقة) "جامعاً كاملاً أو جامعاً تاماً" (full adder).

للجامع الكامل ثلاثة مداخل و خرجان.

نرمز لمتحولي الدخل الذين سيجمعان ب x و y وللتالث الذي يمثل المنقول السابق carry (المرتبة السابقة) ب z .
جدول الحقيقة:


المنقول الخرج Out carry C	المجموع sum S	المنقول السابق Z	المضاف إليه Y	المضاف X
0	0	0	0	0
0	1	1	0	0
0	1	0	1	0
1	0	1	1	0
0	1	0	0	1
1	0	1	0	1
1	0	0	1	1
1	1	1	1	1

التابع البولياني:


$$S = \bar{X}\bar{Y}Z + \bar{X}Y\bar{Z} + X\bar{Y}\bar{Z} + XYZ$$

$$C = XY + (XZ + YZ)$$



مخططات و مخارج الجامع الكامل:



$$S = \bar{x}\bar{y}z + \bar{x}y\bar{z} + x\bar{y}\bar{z} + xyz$$



$$C = xy + xz + yz$$




جامع كامل بواسطة نصفي جامع و بوابة OR
 $C = XY + (X \oplus Y) Z$

المخطط المنطقي للجامع الكامل المحقق بصيغة مجموع جداءات

الجامع الثنائي Binary adder

الجامع الثنائي هو دارة رقمية تنتج المجموع الحسابي لعددتين ثنائيتين.

يمكن بناء هذا الجامع من جوامع كاملة متصلة على التتالي بحيث يوصل منقول الخرج في كل جامع من الجوامع الكاملة إلى الدخل المنقول في الجامع الكامل التالي في سلسلة جوامع.



يبين الشكل التالي التوصيلات البينية لأربع جوامع كاملة (FA) لتكوين جامع ثنائي بأربع خانات ذي منقول تموجي :
 4-bit binary ripple carry adder

الدليل i	3	2	1	0	
منقول الدخل	0	1	1	0	C_i
المضاف إليه	1	0	1	1	A_i
المضاف	0	0	1	1	B_i
المجموع	1	1	1	0	S_i
منقول الخرج	0	0	1	1	C_{i+1}

الطرح الثنائي binary subtractor


-يمكن إجراء عملية طرح الأعداد الثنائية غير المقيدة بإشارة unsigned binary numbers بطريقة مناسبة تماماً بواسطة المتتمات، وأنه يمكن إجراء عملية الطرح $A - B$ بأخذ المتتم الثنائي ل B و جمعه مع ال A .
-و بذلك تغدو العملية المنفذة هي :

A زائد المتتم الأول للعدد B زائد 1 ، وهذا يساوي إلى A زائد المتتم الثاني للعدد B وهذا يعطي $A - B$ في حالة الأعداد الغير مقيدة بالإشارة إذا كان $B \leq A$ أو المتتم الثاني ل $B - A$ إذا كان $B > A$ أي:

$$\left. \begin{array}{l} A + \text{المتتم الأول ل } B + 1 \\ = \\ A + \text{المتتم الثاني ل } B \end{array} \right\} \begin{array}{l} \text{في حالة} \\ \text{الأعداد} \\ \text{الغير} \\ \text{مقيدة} \\ \text{بالإشارة} \end{array} \begin{array}{l} B \leq A \longrightarrow A - B \\ B > A \longrightarrow B - A \end{array}$$

و تكون النتيجة هي $A - B$ في حالة الأعداد المقيدة بالإشارة شريطة ألا يكون هناك فيض overflow .
يمكن ضم عمليتي الجمع و الطرح في دائرة جامع مشتركة واحدة.

دائرة جامع طارح لأربع خانات adder – subtractor circuit



- يتحكم دخل النمط M بنوع العملية.
- إذا كانت $M = 0$ تعمل الدائرة عمل الجامع $(A+B)$.
- إذا كانت $M = 1$ تعمل الدائرة عمل الطارح $(A-B)$.
- قيمة M تتحكم بعكس B .
- كل بت من B يدخل إلى بوابة XOR مع البت M .

يكشف الخرج V للبوابة exclusive - OR عن وجود فيض overflow إذا كان $v=1$ يوجد فيض.

تذكرة:

يحدث الفيض إذا كان المنقول إلى بت الإشارة يختلف عن المنقول من بت الإشارة.

الجامع العشري المرمز ثنائياً BCD adder

عندما يكون المجموع الثنائي أكبر من 1001 ، فإننا نحصل على تمثيل مختلف، أي ترميزاً ليس مقبولاً في ترميز BCD .
إن إضافة القيمة الثنائية 0110 إلى المجموع الثنائي تحول إلى تمثيل صحيح وفق الترميز BCD و تولد مولود الخرج المطلوب.

يجب إجراء تصحيح عندما يكون للمجموع الثنائي منقول $K=1$ و كذلك فيما يتعلق بالتراكيب الستة الأخرى من 1010 ولغاية 1111.

ملاحظة: K هو المنقول (carry out) من جامع 4 - bit الأول.

جدول لطيف ☺ :

قيمة M	العملية المنفذة	ماذا يحدث ل B	ماذا يحدث ل carry - in
0	$A+B$	B لا يتغير	0
1	$A-B$	B يتم عكسه	1


لتمييز الحالات التي تتطلب تصحيحاً (وهي الأعداد من 10 إلى 15) عن الحالات التي تبدأ بالخانة $Z_8=1$ (و هي العددين 8 و 9) نشترط وجود القيمة "1" في الخانة Z_8 بالتزامن مع وجودها في الخانة Z_4 أو الخانة Z_2 .

بناءً على ذلك يمكن التعبير عن شرط التصحيح ومنقول الخرج النهائي (C) بواسطة التابع البولياني التالي :

$$C = K + Z_8Z_4 + Z_8Z_2$$

ملاحظة:

Z_8 و Z_4 و Z_2 هي بتات الخانة الناتجة من جامع 4-bit العادي.




نحتاج لجمع عددين عشريين يتألف كل منهما من n رقماً عشرياً إلى جامع عشري متواز يتألف من n مرحلة جمع BCD ويجب وصل منقول الخرج الناتج عن كل مرحلة إلى منقول الدخل في المرحلة الأعلى مباشرة.

الضارب الثنائي binary multiplier


ما الفكرة الأساسية للضارب الثنائي؟

1. الضرب يتم باستخدام بوابات AND فقط لإنتاج السطور الجزئية.
2. ثم يتم جمع السطور الجزئية باستخدام half adder و full adder .
3. كل سطر يُزاح ليسار حسب موقع البت الذي نضرب به .

	B_1	B_0
A_1	A_0	
$A_0 B_1$	$A_0 B_0$	
$A_1 B_1$	$A_1 B_0$	
C_3	C_2	C_1



ضارب ثنائي لثانيتين ثنائيتين بخانتين ثنائيتين



• ضارب ثنائي لضرب أربعة خانات بثلاثة خانات



مبدل الترميز

دائرة مبدل الترميز هي نوع من أنواع الدارات التركيبية.

مبدل الترميز: هو دائرة تجعل النظامين متوافقين (متوائمين) مع أن كلا منهما يستخدم ترميزاً ثنائياً مختلفاً عن الآخر.

أمثلة عن الترميز: ترميز BCD ، الترميز الثنائي ، الترميز الثماني ، ترميز GRAY ، ترميز Excess-3 (زائد ثلاثة) للتبديل من ترميز ثنائي A إلى ترميز ثنائي B يجب أن تقدم خطوط الدخل تركيب الخانات الثنائية من العناصر كما هي محددة في الترميز A ويجب أن تولد خطوط الخرج تركيب الخانات الموافق في الترميز B .

■ مثال: مبدل الترميز من نظام ال BCD إلى نظام ال Excess-3

خطوات العمل:

1. نخصص المتحولات الثنائية الأربعة A,B,C,D للمدخل والمتحولات الثنائية W,X,Y,Z للمخرج.
2. نشكل جدول الحقيقة الذي يربط متحولات الدخل بمتحولات الخرج، بحيث نحصل على تركيب الخانة bit combination للمداخل وما يوافقها في المخرج.
3. أما التراكيب الستة المتبقية فهي تراكيب عدم اكتراث don't care combination فليس لهذه القيم معنى في ترميز ال BCD ونفترض أن هذه التراكيب لن تحدث أبداً لذلك لدينا مطلق الحرية في أن نسند لمتحولات الخرج القيم 1 أو 0 أيهما تعطي دائرة أبسط.

الدخل في ترميز BCD				الدخل في ترميز الزائد ثلاثة			
A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0
1	0	1	0	x	x	X	X
1	0	1	1	x	x	X	X
1	1	0	0	x	x	X	X
1	1	0	1	x	x	X	X
1	1	1	0	x	x	X	X
1	1	1	1	X	x	X	X

		CD				C
		00	01	11	10	
A	00	1			1	B
	01	1			1	
	11	X	X	X	X	
	10	1		X	X	

$$Z = \bar{D}$$

		CD				C
		00	01	11	10	
A	00	1		1		B
	01	1		1		
	11	X	X	X	X	
	10	1		X	X	


$$y = CD + \bar{C}\bar{D}$$

		CD				C
		00	01	11	10	
A	00		1	1	1	B
	01	1				
	11	X	X	X	X	
	10		1	X	X	

$$X = \bar{B}C + \bar{B}D + B\bar{C}\bar{D}$$

		CD				C
		00	01	11	10	
A	00					B
	01		1	1	1	
	11	X	X	X	X	
	10	1	1	X	X	

$$w = A + BC + BD$$



يمكن معالجة التعبيرات التي نحصل عليها علمياً جبرياً بهدف استعمال بوابات عامة بخرجين أو أكثر كما يلي:

$$\begin{aligned} Z &= \bar{D} \\ Y &= CD + \bar{C}\bar{D} = CD + \overline{(C+D)} \\ X &= \bar{B}C + \bar{B}D + B\bar{C}\bar{D} = \bar{B}(C+D) + B\bar{C}\bar{D} \\ &= \bar{B}(C+D) + B\overline{(C+D)} \\ W &= A + BC + BD = A + B(C+D) \end{aligned}$$

مقارن المقدار Magnitude comparator

- مقارن المقدار هو دارة تركيبية تقارن بين عددين A و B و تحدد مقاديرهما النسبيين وتحدد نتيجة المقارنة بثلاثة متحولات ثنائية تدل على كون $A > B$ أو $A = B$ أو $A < B$.
- يوجد في دارة مقارنة عددين يتألف كل منهما من n خانة و 2^n دخلاً في جدول الحقيقة، لذا يصبح جدول الحقيقة مربكاً حتى مع $n=3$.

- لنأخذ العددين A و B الذين يتألف كل منهما من أربع خانات و نكتب هذين العددين وفق الترتيب المتناقص للأوزان فنحصل على:

$$A = A_3 A_2 A_1 A_0$$

$$B = B_3 B_2 B_1 B_0$$

- يمكن التعبير عن علاقة المساواة منطقياً بواسطة تابع exclusive - NOR كما يلي:

$$X_i = A_i B_i + \bar{A}_i \bar{B}_i \quad \text{حيث } i = 0, 1, 2, 3, \dots$$

- ولكي يتحقق شرط المساواة يجب أن يكون جميع المتحولات X_i مساوية 1 وهذا الشرط يملئ عملية AND بين جميع المتحولات: $(A=B) = X_3 X_2 X_1 X_0$

- و لتحديد كون $A > B$ أو $A < B$ نفحص أزواج الأرقام التي تشغل نفس المواقع بدأ من الموقع الأكثر دلالة فإذا تساوت هذه الأرقام في المواقع ننتقل لمقارنة الأرقام في الموقع الأدنى دلالة مباشرة، و هكذا تستمر عملية المقارنة هذه إلى أن نصادف زوجاً من الأرقام لا يحقق المساواة.

- يكون $A > B$ إذا كان $A_i = 1$ و $B_i = 0$ أما إذا كان $A_i = 0$ و $B_i = 1$ يعني أن $A < B$.

- يمكن التعبير عن المقارنات المتتالية منطقياً بالتابعين البوليانيين التاليين:


$$(A > B) = A_3 \bar{B}_3 + x_3 A_2 \bar{B}_2 + x_3 x_2 A_1 \bar{B}_1 + x_3 x_2 x_1 A_0 \bar{B}_0$$

$$(A < B) = \bar{A}_3 B_3 + x_3 \bar{A}_2 B_2 + x_3 x_2 \bar{A}_1 B_1 + x_3 x_2 x_1 \bar{A}_0 B_0$$

- يمثل الرمز $A > B$ و $A < B$ متحولي خرج ثنائيين يساويان 1 عندما يكون $A > B$ أو $A < B$ على التوالي.


- الخرج الذي يساوي 1 هو الذي يعبر عن نتيجة المقارنة.

❖ مقارن المقدار MAGNITUDE COMPARATOR لمقدار مؤلف من أربع خانات




مفككات الترميز Decoders

- مفكك الترميز: هو دائرة تركيبية تحول المعلومات الثنائية من n خطأً من خطوط الدخل إلى خط متميز واحد من أصل 2^n خطأً من خطوط الخرج.
- و في حال عدم استخدام جميع تراكيب الدخل الممكنة، فإنه يمكن أن يكون لمفكك الترميز عدد من المخارج أقل من 2^n تسمى مفككات الترميز المقدمة هنا مفككات الترميز من n إلى m خطأً حيث $m \leq 2^n$ و تهدف إلى توليد 2^n (أو أقل) حداً أصغرياً من n متحول دخل.
- و كمثال على ذلك، لنأخذ **دائرة مفكك الترميز 3 إلى 8** وفيها تفكك المداخل الثلاثة إلى ثمانية مخارج، يمثل كل منها حداً أصغرياً يمكن تشكيله من متحولات الدخل الثلاثة.



- تتضمن مفككات الترميز "دخل تأهيل enable input" أو أكثر للتحكم بعمل الدارة.
- يكون مفكك الترميز مؤهلاً عندما يكون دخل التأهيل $E = 0$.
- يمكن أن يعمل مفكك الترميز المجهز بدخل للتأهيل "موزعاً demultiplexer" والموزع هو دائرة تستقبل المعلومات من خط وحيد وتوجهها إلى خط خرج واحد من بين 2^n خطأً ممكناً.


ويبين الشكل التالي مفكك ترميز 2 إلى 4 بوابات NAND مجهزاً بدخل تأهيل حيث تعمل الدارة بمخارج متممة ودخل تأهيل متمم.



E	A	B	D ₀	D ₁	D ₂	D ₃
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

(ب) جدول الحقيقة

مفكك ترميز 4 إلى 16 من مفككي ترميز 3 إلى 8: يمكن وصل مفككات الترميز المجهزة بمدخل للتأهيل بعضها ببعض لتكوين دائرة مفكك ترميز أكبر.



المرمّزات ENCODERS

- المرمّز encoder : هو دائرة رقمية تؤدي عكس عمل مفكّ الترميز.
- أي يوجد للمرمّز 2^n خط دخل أو أقل وله n خط خرج.
- المرمّز الثماني إلى الثنائي octal - to - binary encoder
- $X = D_4 + D_5 + D_6 + D_7$
- $Y = D_2 + D_3 + D_6 + D_7$
- $Z = D_1 + D_3 + D_5 + D_7$
- الغموض في عمل هذا المرمّز:

1. إذا كان دخلان مفعّلين في آن معاً، فإن الخرج يُنتج تركيباً غير معروف undefined combination .

■ مثال:

إذا كان الدخلان D_3 و D_6 يساويان 1 معاً، عندها سيكون خرج المرمّز هو 111 نظراً لأن المخارج الثلاثة جميعها تساوي 1 .

■ الحل:

يجب تحديد سلم أفضليات للدخل Input priority في دائرة المرمّزات.

2. خرج المرمّز يساوي القيمة 000 عندما تكون جميع المداخل أصفاراً، ويكون هذا الخرج هو ذاته عندما يكون الدخل $D_0 = 1$.

مخارج			مداخل							
X	Y	Z	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

رمز الأفضلية encoder priority :

- رمز الأفضلية : هو دارة رمز تتضمن تابع الأفضلية.
- يعمل رمز الأفضلية بحيث إذا كانت قيمة اثنين أو أكثر من مداخله تساوي 1 في آن معا " سيتقدم عندها الدخل ذو الأفضلية العليا على المداخل الأخرى"
- يوجد لدارة رمز الأفضلية ذو أربعة مداخل بالإضافة إلى الخرجين X , Y خرج ثالث V يمثل مؤشر خانة الصلاحية valid bit indicator الذي يأخذ قيمة 1 عندما تكون قيمة دخل أو أكثر من مداخل المرمز تساوي 1، إذا كانت جميع مداخل المرمز أصفاراً عندها يكون الدخل غير مقبول و يكون $V=0$.
- جدول الحقيقة:




مداخل				مخارج		مؤشر خانة الصلاحية
D_0	D_1	D_2	D_3	X	Y	V
0	0	0	0	x	x	0
1	0	0	0	0	0	1
x	1	0	0	0	1	1
x	x	1	0	1	0	1
x	x	x	1	1	1	1

التتابع البوليانية:

$$\begin{aligned}
 X &= D_2 + D_3 \\
 Y &= D_3 + D_1 \bar{D}_2 \\
 V &= D_0 + D_1 + D_2 + D_3
 \end{aligned}$$

المخططات البوليانية :

مخطط رمز أفضلية بأربعة مداخل



المجمعات Multiplexers

- المجمع هو دائرة تركيبية تنتقي المعلومات الثنائية من خط واحد بين عدة خطوط دخل و توجيهها إلى خط خرج وحيد. (يعمل المجمع كمفتاح الكتروني ينتخب واحداً من منبعين)
- يجرى التحكم بعملية اختيار خط دخل معين بواسطة مجموعة من خطوط انتخاب.
- يوجد عادة 2^n خط دخل و n خط انتخاب، حيث يحدد تركيب الخانات عملياً خط الدخل المنتخب.
- يشار غالباً إلى المجمع في المخططات الصندوقية بـ MUX .
- يطلق على المجمع Multiplexer أيضاً اسم ناخب معطيات Data selector نظراً لأنه ينتخب (ينتقي) واحداً من جملة مداخل ويوجه المعلومات الثنائية إلى خط الخرج.


المجمع 2 إلى 1 :

- يوجد للدائرة خطا دخل للمعطيات ، وخط خرج وحيد ، وخط انتخاب وحيد S
- فعندما يكون $S = 0$ تكون البوابة AND العلوية مؤهلة، ويكون للدخل I_0 منفذ إلى الخرج.
- و عندما يكون $S = 1$ تكون البوابة AND السفلية هي المؤهلة، ويكون للدخل I_1 منفذ إلى الخرج.

المخطط الصندوقي والمنطقي للمجمع 2 إلى 1

مخطط كارنو

• جدول الحقيقة



$I_0 \ I_1$	00	01	11	10
$S=0$		1	1	
$S=1$			1	1


$$Y = \bar{S} I_0 + S I_1$$

S	I_1	I_0	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1




البوابات ثلاثية الحالة Three-state gates

- هي دارة منطقية لها ثلاث حالات اثنتان منها منطقيتان هما الصفر و الواحد كما في البوابات التقليدية أما الحالة الثالثة فهي الحالة التي تكون فيها ممانعة الخرج عالية جداً High impedance تسلك حالة الممانعة العالية سلوك الدارة المفتوحة open circuit التي تعني أن الخرج يبدو أنه مفصول وليس للدارة معنى منطقي.
- يمكن أن تقدم البوابات ثلاثية الحالة بأي وظيفة منطقية تقليدية مثل بوابات AND و NAND إلا أن استخدامها الأكثر هو بوابة عزل Buffer gate .
- لبوابة العزل دخل عادي و خرج عادي و دخل تحكم يحدد حالة البوابة. فعندما تكون قيمة الدخل تساوي 1 تعمل البوابة كبوابة عزل عادية ومن ثم فإن القيمة الموجودة على الدخل تظهر على الخرج. وعندما يكون دخل التحكم 0 يصبح الخرج غير مؤهل وتنتقل بوابة العزل إلى الحالة الثالثة التي تكون فيها ممانعة الخرج عالية بغض النظر عن قيمة الدخل العادي للبوابة.
- تقدم حالة الممانعة العالية للبوابة الثلاثية الحالة ميزة إضافية خاصة لا تتوفر في البوابات الأخرى ويمكن بسبب هذه الميزة ربط مخارج عدد كبير من البوابات بعضها ببعض بأسلاك لتكون خطأ مشتركاً من دون التعرض لتأثيرات التحميل Loading effect .
- يبين الشكل التالي الرمز الرسومي لبوابة العزل الثلاثية الحالة ولتمييزها عن بوابة العزل العادية أضيف إليها خط دخل للتحكم input control line في أسفل رمز البوابة:
- ويمكن بناء المجمعات MUX باستخدام بوابات عزل ثلاثية الحالة.




■ مثال:

بناء مجمع MUX(2x1) باستخدام عازلين ثلاثيين الحالة و عاكس



■ مثال: دائرة MUX(4x1)



- ملخص سريع للبوابة ثلاثية الحالة ☺ :
- البوابة ثلاثية الحالة لها 3 حالات خرج : 0 , 1 , Z
- $Z =$ خرج مفصول كهربائياً.
- دخل التحكم هو الأساس.
- $1 =$ البوابة تعمل $\leftarrow$ Enable
- $0 =$ الخرج $z \leftarrow$ Enable
- تستخدم بكثرة في : MUX - BUS - المعالجات.

هانت ...


تصميم دائرة قيادة وحدة الإظهار ذات السبع قطع 7-Segments Driver

تحتوي هذه الدارة على أربع مداخل A,B,C,D ذات الترميز الثنائي المرمز عشرياً (BCD) ولها سبع مخرج

$S_0, S_1, S_2, S_3, S_4, S_5, S_6$

ويتم وصل هذه المخرج مع القطع السبع المكونة لوحدة الإظهار.

يتم إضاءة القطع المناسبة للرقم الثنائي الموجود بالدخل بحيث إذا تم وضع الترميز 0001 على الدخل فإن المخرج S_1, S_2 ستأخذ قيمة 1 منطقي وهي بدورها موصولة مع القطع S_1, S_2 فتضيء، بينما بقية المخرج ستأخذ قيمة صفر منطقي، وبالتالي تبقى بقية القطع مطفأة مما يؤدي إلى إظهار الرقم 1 على وحدة الإظهار وبنفس الطريقة يتم إظهار جميع الأرقام العشرية.



مخططات كارنو

جدول الحقيقة :

CD \ AB	00	01	11	10
00	1		1	1
01			1	1
11	X	X	X	X
10	1	1	X	X

S_0

CD \ AB	00	01	11	10
00	1	1	1	1
01	1		1	
11	X	X	X	X
10	1	1	X	X

S_1

CD \ AB	00	01	11	10
00	1	1	1	
01	1	1	1	1
11	X	X	X	X
10	1	1	X	X

S_2

CD \ AB	00	01	11	10
00	1		1	1
01		1		1
11	X	X	X	X
10	1	1	X	X

S_3

A	B	C	D	S_0	S_1	S_2	S_3	S_4	S_5	S_6
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	1	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	X	X	X	X	X	X	X
1	0	1	1	X	X	X	X	X	X	X
1	1	0	0	X	X	X	X	X	X	X
1	1	0	1	X	X	X	X	X	X	X
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

التوابع البوليانية

مخططات كارنو

$$S_0 = A + C + BD + \overline{B}\overline{D}$$

$$S_1 = \overline{B} + \overline{C}\overline{D} + CD$$

$$S_2 = \overline{C} + D + B$$

$$S_3 = A + \overline{B}\overline{D} + B\overline{C}D + C\overline{D} + \overline{B}C$$

$$S_4 = \overline{B}\overline{D} + C\overline{D}$$

$$S_5 = B + A + \overline{C}\overline{D}$$

$$S_6 = A + B\overline{C} + \overline{B}C + C\overline{D}$$

CD \ AB	00	01	11	10
00	1			1
01				1
11	X	X	X	X
10	1		X	X


S₄

CD \ AB	00	01	11	10
00	1			
01	1	1	1	1
11	X	X	X	X
10	1	1	X	X

S₅

CD \ AB	00	01	11	10
00			1	1
01	1	1		1
11	X	X	X	X
10	1	1	X	X

S₀



الدارة المنطقية لدارة قيادة وحدة الإظهار:

THE END.